万亿级时代来临?英特尔80核心CPU介绍

　　尽管Teraflop的核心面积比较大，但是其内部的每一个“tiles ”却是非常的小。这里需要指出的是Teraflop并不是x86处理器，不过INTEL公司已经表示该公司的下一步计划就是推出基于X86架构的80核心处理器。每一个“tiles ”都配有Processing Engine (PE)，并且可以通过配备的5口路由与其它“tiles ”实现数据传送。

　　为了能够让“tile ”在结构上尽可能的简单，每一个“tile”都是基于96-bit Very Long Instruction Word (VLIW)架构。提到这个架构我们不能不提到INTEL公司推出的Itanium处理器，但是这二者之间却存在着较大的不同。

　　处理器由一个3KB的单循环指令内存，2KB的数据内存，10-port寄存器堆以及两个单循环单精度FPMAC单元组在。teraflops能够在一个VLIW指令上最多进行8次操作，而这也操作能够在FPMACs单元里载入/存储，同时每一个指令都可以通过每个“tile”配备的路由器进行数据传送。

　　虽然该处理器能够进行每秒1万亿次的浮点计算操作，但是我们却不能被数字所迷惑，因为这些不是128-bit FP而是单精度FP。teraflops的每一个“tile”都配备有两个32位fully pipelined FPMAC单元。由于这里再也没有其它的执行单元，因此所有的计算处理器都必须通过这些FPMAC单元来进行。这很明显将会对teraflops芯片的应用带来很大的限制。因此teraflops的推出最重要的并不是速度上的突破，其意义更主要的是在于推出一种多核心处理器的架构。因为在这里我们主要关注的并不是处理器浮点计算的性能以及tiles排列，我们更为关心的是如何将这些tiles联系起来。