|
二、DDR3与DDR2有什么不同之处？
我们先来看一看技术规格对比表，从表中可以看到DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。
|
|
DDR1
|
DDR2
|
DDR3
|
|
电压 VDD/VDDQ
|
2.5V/2.5V
|
1.8V/1.8V
(+/-0.1)
|
1.5V/1.5V
(+/-0.075)
|
|
I/O接口
|
SSTL_25
|
SSTL_18
|
SSTL_15
|
|
数据传输率(Mbps)
|
200～400
|
400～800
|
800～2000
|
|
容量标准
|
64M～1G
|
256M～4G
|
512M～8G
|
|
Memory Latency(ns)
|
15～20
|
10～20
|
10～15
|
|
CL值
|
1.5/2/2.5/3
|
3/4/5/6
|
5/6/7/8
|
|
预取设计(Bit)
|
2
|
4
|
8
|
|
逻辑Bank数量
|
2/4
|
4/8
|
8/16
|
|
突发长度
|
2/4/8
|
4/8
|
8
|
|
封装
|
TSOP
|
FBGA
|
FBGA
|
|
引脚标准
|
184Pin DIMM
|
240Pin DIMM
|
240Pin DIMM
|
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
2、封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
4、寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。
| 
