|
Core微架构的设计主要有以下改进的特点：
14级的指令执行流水线：
以往NetBurst架构的P4处理器为追求高频率而采用了更深的指令执行流水线设计，Williamette 和NorthWood等拥有20级、Prescott核心则更达到31级，而AMD K8架构等拥有17级。更长的流水线会让频 率得到更高的提升，但负面影响是一旦产生分支预测失败或缓冲区为命中的时间后将会浪费更多的时钟 周期，虽然频率提升可以弥补这方面的缺陷，但是以现在所能达到的频率显然是不足以弥补这种性能损 失。因此Core微架构设计了14级的指令执行流水线，更短的流水线也会让指令的处理速度更快，目前看 来这是一种兼顾了效能和速度的解决方法。
宽区动态执行：
4组指令编码器和3个算术逻辑单元：Core微架构的设计为加强指令的处理能力，改进了编码器和 算术逻辑单元。而在这当中也加入了一整套的创新功能。如宽动态执行（Wide Dynamic Execution）、 宏融合（Macro Fusion)、微操作融合（Micro-op Fusion)等等。宽动态执行和微操作融合都是从前代架 构继承过来然后加以改进优化的技术，至于宏融合是最新加入的，通过合并普通指令的方式减少指令的 执行时间。以上3项技术都是Core微架构优化指令执行效率的设计精髓。
共享的智能缓存：
以往双核的无论是PD系列还是PXE都是独立的二级缓存，核心之间数据只能通过系统总线来交换 ，这无疑占用了总线带宽和带来延迟，不利于核心之间的密切合作。Conroe拥有和Yonah一样的共享二级 缓存，通过内部的Shared Bus Router共用L2 Cache脱离了对系统总线的依赖。共享智能缓存的设计也使 得功耗和性能之间达到很好的平衡。在不同强度的运算强度下，Core微架构可以关闭其中一个核心而另 外一个核心全数使用4MB的二级缓存。而当不需要时也能够关闭部分的缓存单元以节约能源。
智能内存访问：
智能内存访问（Smart Memory Access）包括内存消歧（Memory Disambiguation）和增强的预取 器（Advanced Prefetchers），内存消歧能使核心智能地预先判断内存中将要用到的数据从而缩短等待 时间提高效率。经过内存消歧后，分别设置在L1 Cache和L2 Cache的预取器就会先将需要的数据载入到 缓存中，这两个技术配合能够最大化的使用总线带宽，减少突发性的数据交换造成堵塞。
AMD K8架构加入了内存控制器，使得K8处理器的内存性能更强。Intel方面虽然有能力在核心加 入内存控制器，但对于市场占有率巨大的集成主板和笔记本市场来说，把内存控制器集成到北桥芯片会 更好发挥集成显卡等设备的性能，对将来内存升级也能更快跟进，而加入了智能内存访问技术后于集成 内存控制器相比的性能差距也会大幅减少。
高级数字媒体增强：
高级数字媒体增强（Advanced Digital Media Boost)功能是Intel Core微架构里对SSE指令集的改 进，使得Core微架构能处理128bit指令。相对传统只能处理64bit指令的处理器，Core微架构在处理 128bit指令时只需单个的时钟周期，因此处理128bit指令时性能得到成倍提升。在处理SSE指令集的数据 或是多媒体操作时，高级数字媒体增强技术将会更明显的提高效率。
| 
