|
||||
AMD由K7向K8迈进,便是为了主攻服务器市场,K8放弃了K7的共享式前端总线架构,同时在继承K7单核架构的基础上进行了有力的内部改良,获得了不小的成功。然而K10由于在单核执行效率上不思进取,因此在单处理器市场被对手的Core微架构打得节节败退。而Intel的Core微架构也并非无懈可击,众所周知,Core微架构源于笔记本平台,虽然单处理器效能强劲,同时又具备良好的省电性能,因此受到单机和笔记本用户的青睐。但由于一直采用老旧的前端总线来连接多处理器,因此在以多处理器为主要诉求的服务器市场就显得有些被动。
为了改变这种状况,重新在多处理器服务器市场上站稳脚跟。Intel终于放弃了前端总线结构,拿出了新一代集成了内存控制器和QPI点对点连接的微架构。与此同时,为了兼顾到桌面与笔记本市场,Core i7(酷睿i7)也对微内核内部架构进行了增强和调整。而对超频者而言,这些较大的改动,也使Core i7的超频体验变得与过去超频酷睿2有很大的不同!
幸运的是,我们在Core i7正式发布不久,便拿到了一块Core i7 EE 965处理器(至尊版)和Intel DX580SO主板。以下,便与大家共同体验Core i7的风采!文章共分为三个部分:
第一部分详细地介绍了Core i7在系统架构与内部架构上的变化;
第二部分则通过实际超频,介绍了Core i7在超频方法上的变化;
第三部分则测试了默认状态下的Core i7系统的性能。
本次测试得到Intel、ATi、金邦、宇瞻等硬件厂商人员的大力支持,本地商家方面,金邦售后服务中心、三灵电子、恒泰科技、敏威科技以及永嘉成科技等也给予热情的支持,在此一并予以感谢!
过去,Intel处理器只能使用并行的前端总线通过北桥与外界交流,这种总线依然采用老旧的AGTL+信号技术。不但总线频率难以提高,同时也容易在多处理器场合引起处理器—北桥—内存的通路,由于信息传输过于繁忙而阻塞。更糟的是由于需要经过北桥访问内存,因此内存读写的延迟较大。
Core i7中则将处理器分为内核外核两部分,内核部分包含执行核心及其专属的一级、二级缓存,外核部分则包含共享式三级缓存、集成的内存控制器IMC、QPI接口以及功耗、频率控制部分。集成的内存控制器将直接与专署的内存交换数据,而由于北桥中不再含内存控制器,所以原来MCH(Memory Control Hub)的名称也改为IOH。而QPI接口则替代前端总线来与其它处理器和北桥进行连接。
新集成的内存控制器将支持最大三通道配置的DDR3内存子系统,显著减小内存传输延迟,并且比原有的双通道配置增加最大高达3倍的传输带宽!
而另外一个接口:QPI传输带宽方面,我们将Core i7的QPI与酷睿2的并行前端总线、以及K8、K10的Hyperstransport接口进行了比较。
经过这种设计,不但大大减小了内存延迟,而且也充分缓解了多处理器场合下总线带宽不足的情况。再配合高效执行的内核,不论对于桌面、服务器系统,都有重大的意义。
同时,由于采用内外核的模块式设计,因此可伸缩性十足,可以根据需要增减QPI的数量,比如我们手上的这颗Bloomfield核心Core i7 EE-965便有1个QPI接口,而工作站、服务器领域的Bloomfield-EX核心则会有2个QPI接口。有关Core i7可能派生的各种型号,在我们以往的这篇《Nehalem规格总结与处理器实物展示》中,已经对基于Nehalem的四种变型作了介绍,需要了解的朋友可以点击链接查看。
加入共享式三级缓存
另外,与上一代处理器有明显不同的地方,是在Core i7的缓存设计上。在上一代酷睿2处理器中,采用的是各个核心独享一级缓存,共享二级缓存的设计方案。而在Core i7上则改变为一、二级缓存独享,三级缓存共享的设计方案。
容量方面,独享的一级指令、数据缓存仍与酷睿2一样,为32/32 KB,读写延迟比酷睿2的3周期稍慢,约为4周期,不过Core i7更优秀的内存读写延迟可以较好地弥补;二级缓存部分,每个核心独享256KB容量,读写延迟约12周期。三级缓存部分则为共享式,容量8MB,读写延迟约30-40周期。
虽然都使用了三级共享式缓存,但与AMD的K10有所不同的是,Core i7的三级缓存采用inclusive(内含式)设计。也就是说在各个核心的一级、二级缓存中的数据,在三级缓存中都会进行保存。而AMD的K10则采用Mostly exclusive(非内含式)设计,一级、二级缓存中的数据并不常在三级缓存中进行备份。
以上是我们使用Everest对Core i7 EE-965所进行的缓存-内存子系统带宽、延迟的测试,由测试结果可见,内存部分的带宽都得到显著提升,延迟明显地减少。
除了新的三级缓存之外,用于快速检索内存的TLB缓存部分也做了大量改良,如增加缓存容量、采取真正的两级式结构,增加用于SMT技术的虚处理器ID标志位等措施。充分保证增加了三级缓存,并采用SMT技术后仍能保证核心的高效运转。
SMT技术重新回归