|
美国AMD公司开发出了不使用微加工技术便可将Flash EEPROM成本减半的面向存储单元的多值技术“Mirror Bit Architecture”。这是一种在存储单元内的2个不同的物理位置上分别存入1bit数据，也即所谓的2bit/单元多值技术。AMD没有宣布存储单元的结构，但是表示多值技术的导入不会降低改写次数、性能和可靠性。
作为采用Mirror Bit Architecture的首批产品，AMD公司将于2002年第1季度推出64Mbit Flash EEPROM。该产品同AMD原来的电源电压为+3V产品的管脚相互对应。AMD还计划在2002年第3季度推出采用该技术的256Mbit Flash EEPROM产品，将来还将进一步生产1Gbit EEPROM。据悉程序运行时间也比该公司此前的产品要短。页面模式(page mode)下的访问时间最短为20ns。它通过配备light buffer和lead buffer实现高速化。
就Mirror Bit Architecture技术在存储单元内的2个不同物理位置分别存入1bit数据这一点而言，这和德国Infineon Technologies AG公司合作的以色列Saifun Semiconductors Ltd.公司日前宣布的“NROM”技术相同。
目前面向EEPROM的多值技术，美国英特尔公司等已经先行一步开始实用化。英特尔等使用的多值技术由于采用了利用存储单元内的阈值电压的微妙差别来存储数据，所以对阈值电压的控制有一定难度，难以避免性能的劣化。而且，如果要避免性能劣化就需要增大周围的电路面积，结果虽然存储单元面积缩小，但实际上芯片整体面积却无法相应地缩小。而此次AMD公司和Saifun公司采用的物理多值化技术，有可能彻底解决这一问题。
| 
